課程代碼 |
30D19I03
|
課程中文名稱 |
數位邏輯設計
|
課程英文名稱 |
Digital Logic Design
|
學分數 |
2.0
|
必選修 |
必修
|
開課班級 |
四技系統一乙
|
任課教師 |
陳順智
|
上課教室(時間) |
週四
|
第3節
|
(W0608)
|
週四
|
第4節
|
(W0608)
|
|
課程時數 |
2
|
實習時數 |
0
|
授課語言 |
1.華語
|
輔導考證 |
1.乙級數位電子(勞委會)
2.丙級數位邏輯設計能力認證(TEMI 協會)
|
課程概述 |
課程內容包含:.數字系統的轉換與各種數位碼表示法、邏輯閘特性、邏輯電路的化簡技術、組合邏輯電路及應用、正反器特性與序向邏輯計數器電路之設計。
|
先修科目或預備能力 |
|
課程學習目標與核心能力之對應
|
編號 | 中文課程學習目標 | 英文課程學習目標 | 對應系指標 |
1
|
了解每種基本邏輯閘特性及組合邏輯電路原理。
|
|
1 專業技能
|
2
|
培養邏輯系統相關工程實務之分析與設計能力。
|
|
2 工程實務
|
3
|
介紹有關邏輯系統相關的網站,使學生能自行學習
|
|
3 資訊能力
|
4
|
藉由上台簡報,訓練學生系統整合的能力。
|
|
7 系統整合
|
|
就業力培養目標 |
|
校指標 |
1 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
9 |
10 |
|
專業知識 |
實務技能 |
資訊能力 |
整合創新 |
外語能力 |
熱誠抗壓 |
表達溝通 |
敬業合群 |
人文素養 |
服務關懷 |
|
50% |
30% |
10% |
10% |
0% |
0% |
0% |
0% |
0% |
0% |
|
系指標 |
1 |
2 |
3 |
4 |
7 |
|
6 |
8 |
|
9 |
5 |
|
專業技能 |
工程實務 |
資訊能力 |
整合創新 |
系統整合 |
|
熱誠抗壓 |
專案管理 |
|
社會責任 |
終身學習 |
|
50% |
30% |
10% |
0% |
10% |
|
0% |
0% |
|
0% |
0% |
|
中文課程大綱 |
1.數字系統 2.基本邏輯閘與布林代數 3.邏輯電路的化簡技術 4.組合邏輯應用電路 5.正反器特性 6.同步計數器電路設計 7.非同步計數器電路設計
|
英/日文課程大綱 |
1.Number System 2.Logic gates and Boolean Algebra 3.Gate-Level Minimization 4.Combinational Logic 5.Flip-Flop 6.Synchronous Counter Design 7. Asynchronous Counter Design
|
課程進度表 |
1.數字系統(第1~2週) 2.基本邏輯閘與布林代數(第3~4週) 3.邏輯電路的化簡技術(第5~6週) 4.組合邏輯應用電路(第7~8週) 5.正反器特性(第10~11週) 6.同步計數器電路設計(第12~14週) 7.非同步計數器電路設計(第15~17週)
|
課程融入SDGs |
|
期考調查 |
期中考(第9週)考試方式 |
|
期末考(第18週)考試方式 |
|
其他週考試考試週次與方式 |
|
|
教學方式與評量方式 |
課程學習目標 | 教學方式 | 評量方式 |
了解每種基本邏輯閘特性及組合邏輯電路原理。 |
課堂講授
|
作業
(
平時
)
筆試
(
平時
)
筆試
(
期中
)
筆試
(
期末
)
|
培養邏輯系統相關工程實務之分析與設計能力。 |
課堂講授
|
作業
(
平時
)
筆試
(
平時
)
筆試
(
期中
)
筆試
(
期末
)
|
介紹有關邏輯系統相關的網站,使學生能自行學習 |
課堂講授
|
口頭報告
(
平時
)
|
藉由上台簡報,訓練學生系統整合的能力。 |
成果驗收
|
課堂展演
(
平時
)
|
|
指定用書 |
書名 |
數位邏輯設計(Digital Fundamentals with VHDL)
|
作者 |
劉倫偉 審閱/黃炳森‧黃金本 編譯(Floyd)
|
書局 |
高立圖書
|
年份 |
2016
|
國際標準書號(ISBN) |
9789862803288
|
版本 |
11
|
請同學尊重智慧財產權,使用正版教科書,不得非法影印,以免觸犯智慧財產權相關法令
。 |
參考書籍 |
|
教學軟體 |
|
課程規範 |
|