課程代碼 |
30D1DO01
|
課程中文名稱 |
數位邏輯設計與實習
|
課程英文名稱 |
Digital Logic Design and Practice
|
學分數 |
3.0
|
必選修 |
必修
|
開課班級 |
四技電子一甲
|
任課教師 |
謝文哲,謝原泰
|
上課教室(時間) |
週二
|
第1節
|
(J501)
|
週二
|
第2節
|
(J501)
|
週二
|
第3節
|
(J501)
|
|
課程時數 |
3
|
實習時數 |
1
|
授課語言 |
1.華語
|
輔導考證 |
無
|
課程概述 |
課程內容包含:.數字系統的轉換與各種數位碼表示法、邏輯閘特性、邏輯電路的化簡技術、組合邏輯電路及應用、正反器特性與序向邏輯計數器電路之設計與實習。
|
先修科目或預備能力 |
|
課程學習目標與核心能力之對應
|
編號 | 中文課程學習目標 | 英文課程學習目標 | 對應系指標 |
1
|
了解每種基本邏輯閘特性及組合邏輯電路原理。
|
|
1 專業技能
|
2
|
培養邏輯系統相關工程之分析設計與實作能力。
|
|
2 工程實務
|
3
|
介紹有關邏輯系統相關的網站,使學生能自行學習
|
|
5 終身學習
|
4
|
藉由上台簡報,訓練學生系統整合的能力。
|
|
7 系統整合
|
|
就業力培養目標 |
|
校指標 |
1 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
9 |
10 |
|
專業知識 |
實務技能 |
資訊能力 |
整合創新 |
外語能力 |
熱誠抗壓 |
表達溝通 |
敬業合群 |
人文素養 |
服務關懷 |
|
50% |
30% |
0% |
10% |
0% |
0% |
0% |
0% |
0% |
10% |
|
系指標 |
1 |
2 |
3 |
4 |
7 |
|
6 |
8 |
|
9 |
5 |
|
專業技能 |
工程實務 |
資訊能力 |
整合創新 |
系統整合 |
|
熱誠抗壓 |
專案管理 |
|
社會責任 |
終身學習 |
|
50% |
30% |
0% |
0% |
10% |
|
0% |
0% |
|
0% |
10% |
|
中文課程大綱 |
1.數字系統 2.基本邏輯閘與布林代數 3.邏輯電路的化簡技術 4.組合邏輯應用電路與實習 5.正反器特性與實習 6.同步計數器電路設計與實習 7.非同步計數器電路設計與實習
|
英/日文課程大綱 |
1.Number System 2.Logic gates and Boolean Algebra 3.Gate-Level Minimization 4.Combinational Logic 5.Flip-Flop 6.Synchronous Counter Design and Practice 7. Asynchronous Counter Design and Practice
|
課程進度表 |
一、Mxplus II 與 Quartus II 軟體操作 (1~2週)
二、組合邏輯電路設計與實作 (7~9週) 半加減法器設計 4位元全加器設計 4位元加減法器設計 2-4 解碼器設計 4-2 編碼器設計 4-1 多工器設計 1-4 解多工器設計 比較器設計
三、循序邏輯電路設計與實作 (6~8週) 上數漣波計數器設計 下數漣波計數器設計 同步計數器設計 環形計數器設計 強生計數器設計
|
課程融入SDGs |
|
期考調查 |
期中考(第9週)考試方式 |
筆試
|
期末考(第18週)考試方式 |
實作考
|
其他週考試考試週次與方式 |
實作考
|
|
教學方式與評量方式 |
課程學習目標 | 教學方式 | 評量方式 |
了解每種基本邏輯閘特性及組合邏輯電路原理。 |
課堂講授
|
實作
(
平時
)
|
培養邏輯系統相關工程之分析設計與實作能力。 |
實作演練
|
實作
(
平時
)
|
介紹有關邏輯系統相關的網站,使學生能自行學習 |
課堂講授
實作演練
|
實作
(
平時
)
實作
(
期中
)
|
藉由上台簡報,訓練學生系統整合的能力。 |
實作演練
|
實作
(
期末
)
|
|
指定用書 |
書名 |
自編教材
|
作者 |
|
書局 |
|
年份 |
|
國際標準書號(ISBN) |
|
版本 |
|
請同學尊重智慧財產權,使用正版教科書,不得非法影印,以免觸犯智慧財產權相關法令
。 |
參考書籍 |
課本同 數位邏輯設計 參考資料: 台灣嵌入式暨單晶片系統發展協會 數位邏輯設計實用級暨專業級認證術科練習參考資料 http://www.temi.org.tw/modules/tad_uploader/index.php?of_cat_sn=7
|
教學軟體 |
Mxplus II 與 Quartus II
|
課程規範 |
|