| 課程代碼 |
20D18F01
|
| 課程中文名稱 |
數位系統設計實務
|
| 課程英文名稱 |
Digital System Design
|
| 學分數 |
2.0
|
| 必選修 |
必修
|
| 開課班級 |
四技控晶一甲
|
| 任課教師 |
施嘉興
|
| 上課教室(時間) |
|
週四
|
第1節
|
(J501)
|
|
週四
|
第2節
|
(J501)
|
|
週四
|
第3節
|
(J501)
|
|
| 課程時數 |
3
|
| 實習時數 |
0
|
| 授課語言 |
1.華語
|
| 輔導考證 |
無
|
| 課程概述 |
本課程是教導學生如何以FPGA設計簡單的數位系統晶片，學生需要有數位邏輯基本概念，也就是要有及閘、或閘等數位邏輯概念 再修本課程將會很容易且很輕鬆學習，修本課程學生不用需帶任何工具。
|
| 先修科目或預備能力 |
數位邏輯、數位系統設計
|
|
課程學習目標與核心能力之對應
|
| 編號 | 中文課程學習目標 | 英文課程學習目標 | 對應系指標 |
|
1
|
瞭解FPGA晶片設計及SoPC系統
|
|
1 工程知識
|
|
2
|
瞭解撰寫複雜工程計算之VHDL程式
|
|
1 工程知識
|
|
3
|
了解簡易CPU之設計
|
|
7 終身學習
|
|
4
|
了解以Modelsim/ Simulink之共同模擬技術
|
|
1 工程知識
|
|
| 就業力培養目標 |
| |
校指標 |
1 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
9 |
10 |
| |
專業知識 |
實務技能 |
資訊能力 |
整合創新 |
外語能力 |
熱誠抗壓 |
表達溝通 |
敬業合群 |
人文素養 |
服務關懷 |
| |
50% |
10% |
5% |
5% |
0% |
30% |
0% |
0% |
0% |
0% |
| |
系指標 |
1 |
3 |
5 |
2 |
4 |
|
7 |
6 |
8 |
|
|
| |
工程知識 |
實務技能 |
計畫評估 |
設計實驗 |
系統整合 |
|
終身學習 |
解決問題 |
適應社會 |
|
|
| |
50% |
5% |
5% |
5% |
5% |
|
30% |
0% |
0% |
|
|
|
| 中文課程大綱 |
第一章 數位積體電路之設計發展過程
1-1 PLD簡介
1-2 CPLD與FPGA的差異
1-3 Xilinx Spartan 2E FPGA之基本架構
1-4 FPGA/CPLD 的設計流程
1-5 Xilinx ISE 發展系統簡介
1-6 使用Xilinx ISE發展系統設計FPGA與CPLD晶片操作的差異
第二章 Xilinx ISE發展系統之安裝及簡易操作
2-1 如何下載及安裝Xilinx ISE WebPACK軟體
2-2 Xilinx ISE WebPACK之操作步驟
第三章 基本邏輯閘實驗
3-1 OR、AND、NOT邏輯閘之實驗
3-2 編碼器與解多工器之實驗
3-3 解碼器與多工器
3-4 七段顯示器解碼器電路之設計
第四章 階層式電路的設計
4-1 壹位元全加器之設計
4-2 二位元全加器之設計
第五章 計數器的設計
5-1 四位元非同步上數計數之設計
5-2 不同頻率時鐘脈波產生器之設計
5-3 具有七段顯示器之四位元非同步上數計數器之設計
第六章 VHDL硬體描述語言設計方法
6-1 如何使用VHDL硬體描述語言的方式設計電路
6-2 VHDL硬體描述語言的基本架構組成
第七章 VHDL硬體描述語言之描述規則
7-1 VHDL硬體描述語言指令的命名規則
7-2 VHDL敘述的描述形式
7-3 VHDL的常用描述指令
第八章 VHDL設計實例介紹
8-1 三對八解碼器的設計
8-2 七段顯示器解碼電路之設計
8-3 上下數計數器之設計
8-4 BCD上下數計數器
8-5 以VHDL設計除頻電路
|
| 英/日文課程大綱 |
1. FPGA-Based Systems
1.1 Introduction
1.2 Basic Concepts
1.3 Digital Design and FPGAs
1.4 FPGA-Based System Design
3. FPGA Fabrics
3.1 Introduction
3.2 FPGA Architectures
3.3 SRAM-Based FPGAs
3.4 Permanently Programmed FPGAs
3.5 Chip I/O
3.6 Circuit Design of FPGA Fabrics
4. Combinational Logic
4.1 Introduction
4.2 The Logic Design Process
4.3 Hardware Description Languages
4.4 Combinational Network Delay
4.5 Power and Energy Optimization
5. Sequential Machines
5.1 Introduction
5.2 The Sequential Machine Design Process
5.3 Sequential Design Styles
5.4 Rules for Clocking
5.5 Performance Analysis
6. Architecture
6.1 Introduction
6.2 Behavioral Design
6.3 Design Methodologies
6.4 Design Example
|
| 課程進度表 |
(1) 數位邏輯介紹
(2) 邏輯閘基本認識
(3) 電路連接之方法
(4) 邏輯設計軟體介紹1
(5) 邏輯設計軟體介紹2
(6) 基本邏輯閘元件介紹
(7) 基本邏輯閘之應用與組合邏輯設計
(8) 加減法電路1
(9) 加減法電路2
(10) 進位加法器
(11) 數值比較器
(12) 解碼器與編碼器1
(13) 解碼器與編碼器2
(14) 多工器與解多工器1
(15) 多工器與解多工器2
(16) 位移暫存器1
(17) 位移暫存器2
(18) 期末考試
|
| 課程融入SDGs |
|
| 期考調查 |
| 期中考(第9週)考試方式 |
上機實作
|
| 期末考(第18週)考試方式 |
上機實作
|
| 其他週考試考試週次與方式 |
上機實作
|
|
| 教學方式與評量方式 |
| 課程學習目標 | 教學方式 | 評量方式 |
| 瞭解FPGA晶片設計及SoPC系統 |
課堂講授
|
實作
（
平時
）
實作
（
期中
）
課堂展演
（
平時
）
|
| 瞭解撰寫複雜工程計算之VHDL程式 |
實作演練
|
實作
（
平時
）
實作
（
期中
）
|
| 了解簡易CPU之設計 |
實作演練
|
課堂展演
（
平時
）
|
| 了解以Modelsim/ Simulink之共同模擬技術 |
實作演練
|
實作
（
平時
）
課堂展演
（
期末
）
|
|
| 指定用書 |
| 書名 |
FPGA/CPLD數位電路設計入門與實務應用--使用QuartusII
|
| 作者 |
莊慧仁
|
| 書局 |
全華
|
| 年份 |
2015
|
| 國際標準書號(ISBN) |
789572197684
|
| 版本 |
五版
|
請同學尊重智慧財產權，使用正版教科書，不得非法影印，以免觸犯智慧財產權相關法令
。 |
| 參考書籍 |
王炳聰、黃清池，邏輯設計實習，高立
|
| 教學軟體 |
Quartus II
|
| 課程規範 |
|