| 課程代碼 |
G0D07001
|
| 課程中文名稱 |
數位系統晶片設計概論
|
| 課程英文名稱 |
Foundations of Digital System FPGA Design
|
| 學分數 |
3.0
|
| 必選修 |
選修
|
| 開課班級 |
四技資工二甲,四技資工二乙
|
| 任課教師 |
林榮三
|
| 上課教室(時間) |
|
週四
|
第7節
|
(C306)
|
|
週四
|
第8節
|
(C306)
|
|
週四
|
第9節
|
(C306)
|
|
| 課程時數 |
3
|
| 實習時數 |
0
|
| 授課語言 |
1.華語
|
| 輔導考證 |
無
|
| 課程概述 |
本課程是教導學生如何以FPGA設計簡單的數位系統晶片，學生需要有數位邏輯基本概念，也就是要有及閘、或閘等數位邏輯概念 再修本課程將會很容易且很輕鬆學習，修本課程學生不用需帶任何工具。
|
| 先修科目或預備能力 |
數位邏輯、數位系統設計
|
|
課程學習目標與核心能力之對應
|
| 編號 | 中文課程學習目標 | 英文課程學習目標 | 對應系指標 |
|
1
|
能了解FPGA數位系統晶片設計概念與基本邏輯原理等知識
|
|
1 工程知識
|
|
2
|
能熟悉Xilinx ISE發展工具之使用的實務能力
|
|
3 實務能力
|
|
3
|
能操作執行VHDL程式實驗並解釋電路原理
|
|
2 資訊能力
|
|
4
|
能與組員合作共同討論整合實現一計時器程式
|
|
6 管理合作
|
|
5
|
實驗報告能以文字及流程圖撰寫完整書面報告
|
|
5 表達溝通
|
|
| 就業力培養目標 |
| |
校指標 |
1 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
9 |
10 |
| |
專業知識 |
實務技能 |
資訊能力 |
整合創新 |
外語能力 |
熱誠抗壓 |
表達溝通 |
敬業合群 |
人文素養 |
服務關懷 |
| |
20% |
30% |
20% |
0% |
0% |
0% |
20% |
10% |
0% |
0% |
| |
系指標 |
1 |
3 |
2 |
4 |
|
|
5 |
6 |
8 |
7 |
| |
工程知識 |
實務能力 |
資訊能力 |
規劃整合 |
|
|
表達溝通 |
管理合作 |
社會人文 |
職業倫理 |
| |
20% |
30% |
20% |
0% |
|
|
20% |
10% |
0% |
0% |
|
| 中文課程大綱 |
第一章 數位積體電路之設計發展過程
1-1 PLD簡介
1-2 CPLD與FPGA的差異
1-3 Xilinx Spartan 2E FPGA之基本架構
1-4 FPGA/CPLD 的設計流程
1-5 Xilinx ISE 發展系統簡介
1-6 使用Xilinx ISE發展系統設計FPGA與CPLD晶片操作的差異
第二章 Xilinx ISE發展系統之安裝及簡易操作
2-1 如何下載及安裝Xilinx ISE WebPACK軟體
2-2 Xilinx ISE WebPACK之操作步驟
第三章 基本邏輯閘實驗
3-1 OR、AND、NOT邏輯閘之實驗
3-2 編碼器與解多工器之實驗
3-3 解碼器與多工器
3-4 七段顯示器解碼器電路之設計
第四章 階層式電路的設計
4-1 壹位元全加器之設計
4-2 二位元全加器之設計
第五章 計數器的設計
5-1 四位元非同步上數計數之設計
5-2 不同頻率時鐘脈波產生器之設計
5-3 具有七段顯示器之四位元非同步上數計數器之設計
第六章 VHDL硬體描述語言設計方法
6-1 如何使用VHDL硬體描述語言的方式設計電路
6-2 VHDL硬體描述語言的基本架構組成
第七章 VHDL硬體描述語言之描述規則
7-1 VHDL硬體描述語言指令的命名規則
7-2 VHDL敘述的描述形式
7-3 VHDL的常用描述指令
第八章 VHDL設計實例介紹
8-1 三對八解碼器的設計
8-2 七段顯示器解碼電路之設計
8-3 上下數計數器之設計
8-4 BCD上下數計數器
8-5 以VHDL設計除頻電路
|
| 英/日文課程大綱 |
1. FPGA-Based Systems
1.1 Introduction
1.2 Basic Concepts
1.3 Digital Design and FPGAs
1.4 FPGA-Based System Design
3. FPGA Fabrics
3.1 Introduction
3.2 FPGA Architectures
3.3 SRAM-Based FPGAs
3.4 Permanently Programmed FPGAs
3.5 Chip I/O
3.6 Circuit Design of FPGA Fabrics
4. Combinational Logic
4.1 Introduction
4.2 The Logic Design Process
4.3 Hardware Description Languages
4.4 Combinational Network Delay
4.5 Power and Energy Optimization
5. Sequential Machines
5.1 Introduction
5.2 The Sequential Machine Design Process
5.3 Sequential Design Styles
5.4 Rules for Clocking
5.5 Performance Analysis
6. Architecture
6.1 Introduction
6.2 Behavioral Design
6.3 Design Methodologies
6.4 Design Example
|
| 課程進度表 |
第一章 數位積體電路之設計發展過程 3 小時
1-1 PLD簡介
1-2 CPLD與FPGA的差異
1-3 Xilinx Spartan 2E FPGA之基本架構
1-4 FPGA/CPLD 的設計流程
1-5 Xilinx ISE 發展系統簡介
1-6 使用Xilinx ISE發展系統設計FPGA與CPLD晶片操作的差異
第二章 Xilinx ISE發展系統之安裝及簡易操作 6小時
Xilinx ISE WebPACK之操作步驟
第三章 基本邏輯閘實驗 5小時
3-1 OR、AND、NOT邏輯閘之實驗
3-2 編碼器與解多工器之實驗
3-3 解碼器與多工器
3-4 七段顯示器解碼器電路之設計
第四章 階層式電路的設計 7小時
4-1 壹位元全加器之設計
4-2 二位元全加器之設計
平時實作小考 1小時
第五章 計數器的設計 6小時
5-1 四位元非同步上數計數之設計
5-2 不同頻率時鐘脈波產生器之設計
5-3 具有七段顯示器之四位元非同步上數計數器之設計
第六章 VHDL硬體描述語言設計方法 6小時
6-1 如何使用VHDL硬體描述語言的方式設計電路
6-2 VHDL硬體描述語言的基本架構組成
第七章 VHDL硬體描述語言之描述規則 6小時
7-1 VHDL硬體描述語言指令的命名規則
7-2 VHDL敘述的描述形式
7-3 VHDL的常用描述指令
平時實作小考 1小時
第八章 VHDL設計實例介紹 7小時
8-1 三對八解碼器的設計
8-2 七段顯示器解碼電路之設計
8-3 上下數計數器之設計
8-4 BCD上下數計數器
8-5 以VHDL設計除頻電路
|
| 期考調查 |
| 期中考(第9週)考試方式 |
上機實作考試
|
| 期末考(第18週)考試方式 |
上機實作考試
|
| 其他週考試考試週次與方式 |
作業及書面報告
|
|
| 教學方式與評量方式 |
| 課程學習目標 | 教學方式 | 評量方式 |
| 能了解FPGA數位系統晶片設計概念與基本邏輯原理等知識 |
課堂講授
|
作業
（
平時
）
|
| 能熟悉Xilinx ISE發展工具之使用的實務能力 |
課堂講授
實作演練
|
實作
（
平時
）
|
| 能操作執行VHDL程式實驗並解釋電路原理 |
實作演練
課堂講授
|
實作
（
期中
）
|
| 能與組員合作共同討論整合實現一計時器程式 |
課堂講授
|
實作
（
期末
）
|
| 實驗報告能以文字及流程圖撰寫完整書面報告 |
分組討論
|
書面報告
（
期末
）
|
|
| 指定用書 |
| 書名 |
FPGA數位邏輯設計－使用Xilinx ISE發展系統
|
| 作者 |
鄭群星
|
| 書局 |
全華圖書
|
| 年份 |
|
| 國際標準書號(ISBN) |
9789572173046
|
| 版本 |
|
請同學尊重智慧財產權，使用正版教科書，不得非法影印，以免觸犯智慧財產權相關法令
。 |
| 參考書籍 |
|
| 教學軟體 |
個人電腦30套,Xilinx ISE發展系統25套
|
| 課程規範 |
平時作業上傳my數位學習
上課不準滑手機
期中&期末上機實作考試open book只能帶課本和筆記不能帶盜版copy教科書
|