南臺科技大學109學年度第2學期課程資訊

課程代碼

G0N09901

課程中文名稱

高階硬體描述語言

課程英文名稱

Programming of Hardware Description Language

學分數

3.0

必選修

選修

開課班級

夜四技資工四甲

任課教師

陳福坤

上課教室(時間)

週四	第12節	(C306)
週四	第13節	(C306)
週四	第14節	(C306)

課程時數

實習時數

授課語言

1.華語

輔導考證

無

課程概述

教授Verilog硬體描述語言，使用業界軟體Modelsim進行前置模擬，並配搭公司元件資料庫，進行後置模擬，進行電路系統設計。

先修科目或預備能力

課程學習目標與核心能力之對應

編號	中文課程學習目標	對應系指標
1	能指出各種工程問題所需的邏輯模式	3 實務能力
2	能夠準確操作各種類型電路之設計	4 規劃整合
3	能有效解析並能呈現、解讀和報告結果	5 表達溝通
4	可以設計各種演算法電路架構	1 工程知識

就業力培養目標

校指標	1	2	3	4	5	6	7	8	9	10
	專業知識	實務技能	資訊能力	整合創新	外語能力	熱誠抗壓	表達溝通	敬業合群	人文素養	服務關懷
	20%	40%	0%	30%	0%	0%	10%	0%	0%	0%
系指標	1	3	2	4			5	6	8	7
	工程知識	實務能力	資訊能力	規劃整合			表達溝通	管理合作	社會人文	職業倫理
	20%	40%	0%	30%			10%	0%	0%	0%

中文課程大綱

1 數位電路的設計觀念
2 Verilog硬體描述語言簡介
3 Verilog的模組與架構
4 能否用於電路合成的Verilog語法
5 Verilog的敘述
6 Verilog電路設計的基本觀念
7 算術運算
8 組合邏輯電路與簡易的算術邏輯運算
9 循序邏輯電路
10 有限狀態機器與簡易的CPU設計
11 進階設計概念
12 記憶體設計與應用
13 Verilog 2001增強特色
14 Verilog的檔案處理與除錯輔助功能

英/日文課程大綱

1 Digital Circuits
2 Introduction to Verilog
3 Structure and Module of Verilog
4 Synthesis of Circuits by using Verilog
5 Verilog Statement
6 Circuit Design by using Verilog
7 Number System
8 Combination Logic Circuits
9 Sequential Logic Circuits
10 Finite-state Machine and CPU Design
11 Advanced Design
12 Memory
13 Verilog 2001
14 File System and Debugging

課程進度表

課程融入SDGs

期考調查

期中考(第9週)考試方式	期中報告
期末考(第18週)考試方式	期末報告
其他週考試考試週次與方式	隨堂作業

教學方式與評量方式

課程學習目標	教學方式	評量方式
能指出各種工程問題所需的邏輯模式	課堂講授	書面報告（平時）
能夠準確操作各種類型電路之設計	啟發思考	書面報告（平時）
能有效解析並能呈現、解讀和報告結果	課堂講授	書面報告（期中）
可以設計各種演算法電路架構	課堂講授	書面報告（期末）

指定用書

書名	Verilog硬體描述語言數位電路設計實務
作者	鄭信源
書局	儒林
年份	2013
國際標準書號(ISBN)	978-957-499-966-8
版本	第四版

請同學尊重智慧財產權，使用正版教科書，不得非法影印，以免觸犯智慧財產權相關法令。

參考書籍

Samir Palnitkar, "Verilog HDL: A Guide to Digital Design and Synthesis," 2nd Ed. Prentice Hall, 2003.

教學軟體

ModelSim

課程規範

作業、出席率、上課態度均為評分依據。